

(11) Publication number:

08018354 A

Generated Document

### PATENT ABSTRACTS OF JAPAN

(21) Application number: 06152405

(51) Intl. Cl.: H03F 3/45-

(22) Application date: 04.07.94

(30) Priority:

(43) Date of application publication:

19.01.96

(84) Designated contracting states: (71) Applicant: ASAHI KASEI MICRO SYST KK

(72) Inventor: ADACHI TOSHIO

(74) Representative:


#### (54) OPERATIONAL AMPLIFIER

(57) Abstract:

PURPOSE: To provide the operational amplifier which has a performance superior in linearity and has a wide in-phase input signal range.

CONSTITUTION: The operational amplifier has first an second differential amplification parts 1 and 2 which are operated by a power source VDD o the positive side or a power source VSS on the negative side. The current value of the first differential amplification part 1 is measured by a current measuring circuit 4 having the same constitution as the first differential amplification part 1, and the output of this circuit 4 is subtracted from a preliminarily determined current value by a current subtraction circuit 5. The output current value of the current subtraction circuit 5 and the current value of the current source of the second differential amplification part 2 are equalized. thereby operating only one of two differential amplification parts 1 and 2.

COPYRIGHT: (C)1996,JPO



BEST AVAILABLE COPY

## (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

庁内整理番号

(11)特許出願公開番号

## 特開平8-18354

(43)公開日 平成8年(1996)1月19日

(51) Int.Cl.<sup>6</sup>

識別記号

FΙ

技術表示箇所

H03F 3/45

審査請求 未請求 請求項の数4 OL (全 7 頁)

(21)出願番号

特願平6-152405

(22)出願日

平成6年(1994)7月4日

(71)出願人 594021175

旭化成マイクロシステム株式会社 東京都渋谷区代々木1丁目24番10号

(72)発明者 安達 敏男

神奈川県厚木市栄町1丁目1番3号 旭化

成マイクロシステム株式会社内


(74)代理人 弁理士 谷 義一

#### (54) 【発明の名称】 演算增幅器

#### (57)【要約】

直線性の優れた性能を有し、同相入力信号範 囲の大きな演算増幅器を提供することを目的としてい

【構成】 演算増幅器は、正側の電源 VDD または負側の 電源Vssで動作する第1および第2の差動増幅部1およ び2を有しており、第1差動増幅部1とおなじ構成の電 流測定回路4で、第1差動増幅器1の電流値を測定し、 電流引算回路5によって、予め定められた電流値から前 記電流測定回路の出力を差し引き、電流引算回路5の出 力電流値と第2差動増幅回路2の電流源の電流値とを同 じとすることで、2つの差動増幅部1および2は、いず れか一方のみだけ動作している。



1

#### 【特許請求の範囲】

【請求項1】 MOSFETを用いた演算増幅器において、

少なくても入力信号を増幅する入力MOSFET対と電流源を有する第1差動増幅回路と、

少なくても入力信号を増幅する入力MOSFET対と電 流源を有する第2差動増幅回路と、

前記第1差動増幅回路と第2差動増幅回路の出力を合成 する信号合成回路と、

ロードMOSFETのゲートとドレイン間をそれぞれ接続したことを除いて前記第1差動増幅回路と同じに構成され、前記第1差動増幅回路の入力MOSFET対の電流値を測定する電流測定回路と、

予め定められた電流値から前記電流測定回路の出力を差 し引く引算回路とを備え、

前記引算回路の出力電流値と前記第2差動増幅回路の電 流源の電流値とが比例していることを特徴とする演算増 幅器。

【請求項2】 前記第1差動増幅回路を構成するMOS FETと第2差動増幅回路を構成するMOSFETとが 同じ極性とされ、第2差動増幅回路の入力MOSFET 対のゲートにレベルシフタ回路を介して入力信号が入力 されることを特徴とする請求項1記載の演算増幅器。

【請求項3】 前記第1差動増幅回路を構成するMOSFETと第2差動増幅回路を構成するMOSFETとが同じ極性とされ、前記第2差動増幅回路の入力MOSFET対がデプリーション型とされることを特徴とする請求項1記載の演算増幅器。

【請求項4】 前記第1差動増幅回路を構成するMOSFETと第2差動増幅回路を構成するMOSFETとが異なる極性とされたことを特徴とする請求項1記載の演算増幅器。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、同相信号レベルが正側の電源電圧から負側の電源電圧にわたり動作可能な演算 増幅器に関する。

#### [0002]

【従来の技術】演算増幅器はアナログ回路において広く用いられており、演算増幅器の性能がアナログ回路の性能を支配するといっていいほど、演算増幅器の性能は重要である。近年、電子機器の小型化が進行しており、同時に、電池使用を前提にした低電圧動作をアナログ回路を低電圧で動作させると処理可能な信号レベルも低下せざるを得なくなり、S/N特性が損なわれるという問題が発生する。従って、演算増幅器に対してできるだけ信号処理電圧範囲を広く保つためにも、同相入力信号レベルは広ければ広い程好ましく、同相入力信号範囲が、正側、負側それぞれの電源まで動作可能であれば最も好ましいと

いえる。しかしながら、従来の増幅器においては、この ような演算増幅器は設計が困難であり、好ましい増幅器

2

【0003】図4に従来用いてきた同相入力信号範囲の大きな演算増幅器の例を示す。ここで、131はNMOSFETを入力トランジスタとした第1差動増幅部、132はPMOSFETを入力トランジスタとした第2差動増幅部、133は第1差動増幅部131と第2差動増幅部 132の信号を合成して和をとる信号合成回路である。図4に示した従来の回路によると、同相入力信号がVDD付近のときには、NMOSFETを入力MOSFETとする第1差動増幅部131が動作する。また同相入力信号がVSS付近のときには、PMOSFETを入力MOSFETとする第2差動増幅部132が動作して、さらにVSSおよびVDDの中間付近では、第1差動増幅部131および第2差動増幅部132が動作する。したがって、図4に示した従来の演算増幅器は、全ての同相信号にわたり動作が可能となっている。

#### [0004]

が提供できなかった。

20 【発明が解決しようとする課題】この演算増幅器のためには、第1および第2差動増幅部131および132の 2種類を設計する必要がある。このため設計に要する時間がかかるという問題がある。

【0005】さらには、図4に示した従来の回路のように出力部を構成したときには、図5に示すように同相入力信号を $V_{DD}$ 付近①、中央付近②、 $V_{SS}$ ③付近と区分けしたときに、 $V_{DD}$ 付近①でロードMOSFET151および152に流れる電流値は $I_3-I_2$ 、中央付近②で $I_3$ 、 $V_{SS}$ 付③で $I_3+I_1$ となり、各領域①~③に対して、ロードMOSFET151および152に流れる電流値の変動が大きくなる。このために、出力動作点が同相入力レベルによって、図5に示すようにロードMOSFETに流れる電流量に応じて変動し、結果的に入出力特性において歪を生ずるという問題点があった。

【0006】また、カスコードMOSFET147および148に流れる電流が同相入力信号レベルに対して変動する。これが原因で、演算増幅器における伝達関数の極位置が同相信号レベルに対して変動するため、位相余裕を保つ設計のために電流値やスピードの制限を受ける40 等の欠点が生ずる。

【0007】また、別の従来例として、M. D. PAR DOENらによって記載されたIEEE JOURNA L OF SOLID STATE CIRCUITS VOL. 25, NO. 2, APRIL 1990のレール演算増幅器の回路例がある。しかし、この回路は、一方の差動増幅部の入力MOSFET対が急にオフすることを避けることで歪の改善を少し図っているが、本質的に問題が解決したものでない。

【0008】本発明は、直線性の優れた性能を有する同 50 相入力信号範囲の大きな演算増幅器を提供することを目 3

的としている。

#### [0009]

【課題を解決するための手段】このような目的を達成するために、請求項1の発明は、MOSFETを用いた演算増幅器において、少なくても入力信号を増幅する入力MOSFET対と電流源を有する第1差動増幅回路と、少なくても入力信号を増幅する入力MOSFET対と電流源を有する第2差動増幅回路と、前記第1差動増幅回路と第2差動増幅回路の出力を合成する信号合成回路と、ロードMOSFETのゲートとドレイン間をそれで、は接続したことを除いて前記第1差動増幅回路と同じに構成され、前記第1差動増幅回路の入力MOSFET対の電流値を測定する電流測定回路と、予め定められた電流値から前記電流測定回路の出力を差し引く引算回路を確え、前記引算回路の出力を差し引く引算回路を確え、前記引算回路の出力電流値と前記第2差動増幅回路の電流源の電流値とが比例していることを特徴とする演算増幅器である。

【0010】請求項2の発明は、前記第1差動増幅回路を構成するMOSFETと第2差動増幅回路を構成するMOSFETとが同じ極性とされ、第2差動増幅回路の入力MOSFET対のゲートにレベルシフタ回路を介して入力信号が入力されることを特徴とする請求項1記載の演算増幅器である。

【0011】請求項3は、前記第1差動増幅回路を構成するMOSFETと第2差動増幅回路を構成するMOSFETとが同じ極性とされ、前記第2差動増幅回路の入力MOSFET対がデブリーション型とされることを特徴とする請求項1記載の演算増幅器である。

【0012】請求項4は、前記第1差動増幅回路を構成するMOSFETと第2差動増幅回路を構成するMOSFETとが異なる極性とされたことを特徴とする請求項1記載の演算増幅器である。

#### [0013]

【作用】本発明の演算増幅器は、正側の電源 VDDまたは 負側の電源 VSSで動作する 2 つの差動増幅部を有してお り、電流測定回路と電流引算回路によって、これら 2 つ の差動増幅部はいずれか一方のみだけ動作している。ま た、一方から他方の差動増幅部に動作が移行する際に は、いきなりオン・オフするのでなく、短い区間である が定電流源が本来の電流値から少しずつ減少してゼロに なり、他方はゼロから少しずつ増加して本来の電流値に 達し、これら電流値の合計はいつも一定に保たれる。す なわち、信号合成回路側のロードMOSFETに流れる 電流はいつも一定であるため、入力同相信号に対して出 力電圧は変化を全く受けず、入出力特性において非常に 線形性能の優れた演算増幅器が提供できる。

#### [0014]

【実施例】以下、図面を参照して本発明の実施例を説明 する。

【0015】本発明の一実施例を図1に示す。図1にお 50

4

いて、1は入力MOSFET10と11および定電流源 14からなる通常用いられている第1差動増幅部で、2 は第1差動増幅部1と同じ構成の差動増幅部の入力端子 対にソースフォロワ構成のレベルシフタ6および7の出 力端子が接続しており、入力信号がレベルシフタ6およ び7を介して差動増幅部の入力MOSFET19および 20に伝達される第2差動増幅部であり、3は第1およ び第2差動増幅部1および2の信号を合成する信号合成 回路である。4は、第1差動増幅部1とロードMOSF 10 ET対に対応する32および33のゲート・ドレイン間 が接続されていることを除き、全く同じ構成を有した電 流測定回路である。5は、一定のバイアス電流値から電 流測定回路4のロードMOSFET対32および33を 流れる電流値を差し引いた電流値を得られるような電流 引算回路で、この電流引算回路5から得られた電流値 と、第2差動増幅部2の入力MOSFET19および2 0に流れる電流値とを同じにしている。

【0016】図1に示した本発明の一実施例の動作に関 して説明する。まず、同相入力信号がVpnとVssの中間 近傍のときには、第1差動増幅部1は正常に動作する。 このとき、第1差動増幅部1と同じ回路で構成された電 流測定回路4において、ロードMOSFET対32およ び33に流れる電流の和は、MOSFET30および3 1が正常動作範囲内にあるため、電流源として用いられ ているMOSFET34を流れる電流に等しい。また、 電流引算回路5のMOSFET35および36は、電流 測定回路4のMOSFET32および33と電流ミラー 回路を構成しているため、MOSFET35および36 を流れる電流の和もまた、MOSFET34を流れる電 流と等しくなる。電流引算回路5において、MOSFE T38に流れる電流はMOSFET37に流れる電流か らMOSFET35および36に流れる電流を引いた値 になる。バイアス端子B<sub>1</sub> およびB<sub>2</sub> に印加するバイア ス電圧を調整し、電流引算回路5のMOSFET37に 流れる電流を電流測定回路4のMOSFET34に流れ る電流と同じにしているので、MOSFET38には電 流が流れなくなり、MOSFET38に対して電流ミラ 一回路となっているMOSFET39にも電流が流れな くなる。この結果、MOSFET40およびそれと電流 ミラー回路となっている第2差動増幅部2の23にも電 流が流れなくなり、第2差動増幅部2は動作しない。

【0017】次に、同相入力信号が $V_{DD}$ 付近にあるときについて説明する。同相入力信号が $V_{DD}$ 近傍にあるときにも、第1 差動増幅部1の入力素子であるMOSFET10 および11 が飽和領域に入るようにバイアス端子 $B_3$  に印加するバイアス電圧を調整することで、第1 差動増幅部1 は正常に動作する。したがって、第2 差動増幅部2 は、前述の同相入力信号が $V_{DD}$ と $V_{SS}$ の中間近傍のときと同様に、動作しないことになる。

【0018】同相入力信号がVss近傍にあるときについ

て説明する。同相入力信号がVSS近傍にあるときには、 第1差動増幅部1の入力素子であるMOSFET10お よび11は十分なゲート・ソース間電圧が得られないた めにオフする。このとき、第1差動増幅部1と同じ回路 で構成された電流測定回路4において、ロードMOSF ET対32および33に流れる電流の和は、MOSFE T30および31が差動増幅部1と同様オフするため、 ゼロになる。また電流引算回路5のMOSFET35お よび36は、電流測定回路4のMOSFET32および 33と電流ミラー回路を構成しているため、MOSFE T35および36を流れる電流の和もまた、MOSFE T34を流れる電流と同じくゼロになる。電流引算回路 5において、MOSFET38に流れる電流は、MOS FET37に流れる電流からMOSFET35および3 6に流れる電流を引いた値になる。MOSFET37に は、バイアス端子B2 に印加されるバイアス電圧で定ま る電流が流れているので、結果として、MOSFET3 8に対して電流ミラー回路となっているMOSFET3 9にもMOSFET37と同じ電流が流れる。このた め、MOSFET40およびそれと電流ミラー回路とな っている第2差動増幅部2のMOSFET23にも同じ 電流が流れる。ここで、第2差動増幅部2内のレベルシ フタ6および7の働きによって、入力信号はMOSFE T19および20が正常動作するレベルまでレベルシフ トされており、第2差動増幅部2は正常動作時の差動増 幅部1と同じ様に正常動作を行う。

【0019】このように、本発明の演算増幅器は、正側 の電源VDDまたは負側の電源VSSで動作する第1および 第2差動増幅部1および2を有しており、電流測定回路 4と電流引算回路5によって、これら2つの差動増幅部 はいずれか一方のみだけ動作している。また、一方から 他方の差動増幅部に動作が移行する際には、いきなりオ ン・オフするのでなく、短い区間であるが定電流源が本 来の電流値から少しずつ減少してゼロになり、他方はゼ ロから少しずつ増加して本来の電流値に達し、これら電 流値の合計はいつも一定に保たれる。すなわち、信号合 成回路3のロードMOSFET24および25に流れる 電流はいつも一定であるため、入力同相信号に対して出 力電圧は変化を全く受けず、入出力特性において非常に 線形性能の優れた演算増幅器が提供できる。

【0020】また、カスケードMOSFET26および 27に流れる電流も同様にいつも一定であるため、カス ケードMOSFETに起因する伝達関数の極位置は同相 入力信号に対して変動することはなく、高速の演算増幅 器を設計するうえでも好ましい。

【0021】図1に示した実施例において、電流測定回 路4の差動増幅部は、第1差動増幅部1と同じであると して説明したが、現実にはチップサイズ、消費電流を節 約するために、回路構成は同じのまま、MOSFETの サイズのみを一定の比率で小さくしても良い。同様に、

電流引算回路5における電流ミラー回路(MOSFET 35, 36, 39) も同じ理由でサイズを一定の割合で 小さくして消費電流を下げることができる。また、電流 ミラー回路の精度は正確ではないので、第1差動増幅部 1から第2差動増幅部2に動作が切り替わる過度期間 で、電流ミラー回路のミスマッチにより、電流が不十分 になり両方とも動作がしないとかまたは動作が劣化する という問題が生じることもある。この問題を避けるため に、第2差動増幅部2側にあらかじめ少しだけ電流が流 10 れるように、電流引算回路5のMOSFET37の電流 を多めに設定しても良い。

6

【0022】図1に示した実施例では、レベルシフタ6 および7はソースフォロワ回路を用いているが、例えば バイポーラ回路を使用したエミッタフォロワ等、入力信 号が所望量だけシフト可能であれば何を用いてもよい。 【0023】また、図1に示した実施例では、NMOS FETで構成されているとして説明したが、PMOSF ETの場合でも同様の手法に基づいて設計すれば同じ効 果が得られるのは明らかである。

【0024】レベルシフタ6および7を用いない構成と することもできる。図1に示す実施例において、第2差 動増幅部2の入力MOSFET対19および20の入力 がVssのときでも動作が可能になるように、デプリーシ ョン型のNMOSFETを入力MOSFETとして使用 する。この様な構成では、レベルシフタがなくても、図 1の示した実施例と同様に動作することは明らかであ る。

【0025】図2に本発明の他の実施例を示す。図2に おいて、41は入力MOSFET50と51および定電 流源54からなる通常用いられている第1差動増幅部 で、42は第1差動増幅部1と極性の異なるMOSFE T、この例ではPMOSFET55および56を入力M OSFETとして用いた第2差動増幅部であり、43は 第1および第2差動増幅部41および42の信号を合成 する信号合成回路である。44は、第1差動増幅部41 と、ロードMOSFET対72および73のゲート・ド レイン間が接続されていることを除き、全く同じ構成を 有した電流測定回路、45は一定のバイアス電流値から 電流測定回路のロードMOSFET対75および76を 40 流れる電流値を差し引いた電流値を得られるような電流 引算回路で、この電流引算回路45から得られた電流値 と、第2差動増幅部42の入力MOSFET55および 56に流れる電流値とを同じにして使用している。

【0026】図2に示した実施例の動作に関して説明す る。まず、同相入力信号がVnnとVssの中間近傍のとき には、第1差動増幅部41は正常に動作する。この時、 第1差動増幅部41と同じ回路で構成された電流測定回 路44において、ロードMOSFET対72および73 に流れる電流の和は、MOSFET70および71が正 50 常動作範囲内にあるため、電流源として用いられている

MOSFET74を流れる電流に等しい。電流引算回路 45において、MOSFET75および76は、電流測 定回路44のMOSFET72および73と電流ミラー 回路を構成しているため、MOSFET75および76 を流れる電流の和もまた、電流測定回路44のMOSF ET74を流れる電流と等しくなる。ここで、MOSF ET78に流れる電流は、MOSFET77に流れる電 流からMOSFET75および76に流れる電流を引い た値になる。バイアス端子B」およびB2 に印加するバ イアス電圧を調整し、MOSFET77に流れる電流と 電流測定回路44のMOSFET74に流れる電流とを 同じにすると、MOSFET78には電流が流れない。 このため、MOSFET78に対して電流ミラー回路と なっている第2差動増幅部42のMOSFET59にも 電流が流れなくなり、この結果、第2差動増幅部42は 動作しない。

【0027】次に、同相入力信号が $V_{DD}$ 付近にあるときについて説明する。同相入力信号が $V_{DD}$ 近傍にあるときにも、入力素子であるMOSFET50 および51 が飽和領域に入るようにバイアス端子 $B_3$  に印加するバイアス電圧を調整することで、第1 差動増幅部41 は正常に動作する。したがって第2 差動増幅部42 は、先ほどと同様に動作しないことになる。

【0028】同相入力信号がVSS付近にあるときについ て説明する。同相入力信号がVSS近傍にあるときには、 第1差動増幅部41の入力素子であるMOSFET50 および51は、十分なゲート・ソース間電圧が得られな いためにオフする。このとき、第1差動増幅部41と同 じに構成された電流測定回路44において、ロードMO SFET対72および73に流れる電流の和は、MOS FET70および71が、第1差動増幅部41と同様オ フするためゼロになる。また、電流引算回路45におい て、MOSFET75および76はMOSFET72お よび73と電流ミラー回路を構成しているため、MOS FET75および76を流れる電流の和もまたMOSF ET74を流れる電流と同じくゼロになる。ここで、M OSFET78に流れる電流は、MOSFET77に流 れる電流からMOSFET75および76に流れる電流 を引いた値になる。ここで、MOSFET77にはバイ アス端子B2に印加された電圧で定まる電流が流れてい 40 るので、MOSFET 78にもMOSFET 77に流れ る電流と同じ値の電流が流れる。結果として、MOSF ET78に対して電流ミラー回路となっている第2差動 増幅部のMOSFET59にもMOSFET77と同じ 値の電流が流れる。第2差動増幅部42は、入力MOS FETがPMOSFETであるのでVSS近傍の信号でも 正常に動作することが可能であるので、正常動作時の第 1 差動増幅部41と全く同じ動作をする。すなわち図2 の回路も図1と同じ結果が得られる。

【0029】本発明の演算増幅器を用いるときに、演算 50

増幅回路に対してさらに性能を上げるために、図3に示すように、出力増幅回路を追加するなどしてもよい。

8

【0030】図3において、123は第1差動増幅部、124は第2差動増幅部、125は第1および第2差動増幅部123および124の信号を合成する信号合成回路、126は電流測定回路、127は電流引算回路、そして128および129はレベルシフタである。これらの回路の構成、動作は図1に示した演算増幅器と同じであるので、説明を省略する。118は出力増幅回路で、10信号合成回路125の出力に接続されている。

【0031】さて、出力増幅回路118は、電流源119 およびMOSFET120で構成されている。この出力増幅回路118において、抵抗121およびコンデンサ122は、位相余裕を十分保つために挿入されている。出力増幅回路118を付加することにより、出力信号の増幅と出力電流能力を向上させることができる。

#### [0032]

【発明の効果】このように本発明の演算増幅器は、一方の演算増幅器と全く同じ構成をした電流測定回路と電流引算回路により、同相信号範囲が負側電源から正側の電源までとなり、かつ歪が非常に少ない線形な特性を有する演算増幅器を提供できる。

【0033】さらに、同相入力信号範囲に関係なく、演算増幅器の伝達関数の極位置が一定となるため、高速な回路設計が可能になるという特徴がある。

#### 【図面の簡単な説明】

【図1】本発明の実施例である演算増幅器の回路図である。

【図2】本発明の他の実施例である演算増幅器の回路図30である。

【図3】出力増幅回路を付加した本発明の演算増幅器の 回路図である。

【図4】従来の演算増幅器の回路図である。

【図5】従来の演算増幅器の入出力特性を示したグラフである。

#### 【符号の説明】

- 1 第1差動增幅部
- 2 第1差動增幅部
- 3 信号合成回路
- 0 4 電流測定回路
  - 5 電流引算回路
  - 6,7 レベルシフタ
  - 41 第1差動増幅部
  - 42 第2差動増幅部
  - 4.3 信号合成回路
  - 4.4 電流測定回路
  - 4.5 電流引算回路
  - 118 出力增幅回路
  - 123 第1差動增幅部
- 0 124 第2差動増幅部

10

9

125 信号合成回路

126 電流測定回路


127電流引算回路128129レベルシフタ

131 第1差動增幅部


132 第2差動增幅部

133 信号合成回路


[図1]




【図2】




【図3】



[図4]



[図5]



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not-limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.